Курсовой проект по дисциплине «Цифровые и микропроцессорные устройства» выполняется студентами специальностей 2-45 01 03 Сети телекоммуникаций, 2-45 01 02 Системы радиосвязи,
Скачать 1.09 Mb.
|
     МИНИСТЕРСТВО СВЯЗИ И ИНФОРМАТИЗАЦИИ РЕСПУБЛИКИ БЕЛАРУСЬ Учреждение образования «ВЫСШИЙ ГОСУДАРСТВЕННЫЙ КОЛЛЕДЖ СВЯЗИ» Кафедра информатики и вычислительной техники ЦИФРОВЫЕ И МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА Методические указания по выполнению курсового проекта для студентов специальностей 2-45 01 03 – Сети телекоммуникаций 2-45 01 02 – Системы радиосвязи, радиовещания и телевидения Минск 2011 УДК 81.332 ББК 32.97 Ц75 Рекомендовано к изданию кафедрой информатики и вычислительной техники 19 января 2011 г., протокол № 5 Составитель В. И. Богородов, преподаватель высшей категории кафедры информатики и вычислительной техники Рецензент Е. В. Новиков, доцент кафедры информатики и вычислительной техники, канд. техн. наук
ISBN 978-985-7002-15-3 © Учреждение образования «Высший государственный колледж связи», 2011 ВВЕДЕНИЕ Курсовой проект по дисциплине «Цифровые и микропроцессорные устройства» выполняется студентами специальностей 2-45 01 03 – Сети телекоммуникаций, 2-45 01 02 – Системы радиосвязи, радиовещания и телевидения третьего курса дневной формы обучения и пятого курса заочной формы обучения. Целью курсового проекта является формирование начальных умений и навыков самостоятельного проектирования цифровых устройств, углубление и расширение знаний функционирования типовых узлов цифровых устройств. Задания к курсовому проекту имеют разный уровень сложности. Задания по темам № 1-3 предполагают разработку принципиальных электрических схем цифровых устройств на микросхемах схемотехники КМОП отечественного производства по заданной структурной электрической схеме (второй уровень). Задания по темам № 1-3 разработаны в десяти вариантах. Номер варианта студенты определяют по данным таблицы 1 (номер варианта может быть задан преподавателем индивидуально). Задания по теме № 4 (третий уровень) предполагают разработку структурной и принципиальной электрической схем цифрового устройства по заданным исходным данным. Задания по теме № 4 разработаны в пяти вариантах и выдаются преподавателем только индивидуально. Курсовой проект должен состоять из трех листов, на которых выполняется логическая схема основного узла, принципиальная электрическая схема устройства и перечень элементов, а также пояснительной записки объемом 30-40 страниц формата А4. Текстовая и графическая части курсового проекта выполняются с помощью компьютерных средств. Требования к оформлению курсовых проектов подробно изложены в [5], а кратко – в приложении В. Примечания
Таблица 1 – Номера вариантов заданий к курсовому проекту
^ 1.1 Описание принципа работы заданной структурной электрической схемы устройства умножения двоичных чисел Структурная электрическая схема устройства умножения четырехразрядных двоичных чисел представлена на рисунке 1.  Рисунок 1 – Устройство умножения двоичных чисел. Схема электрическая структурная Рассмотрим назначение узлов, входящих в структурную схему устройства. Умножитель Y3 предназначен для умножения четырехразрядных двоичных чисел A и B, представленных разрядами  ,  ,  ,  и  ,  ,  ,  . На выходе умножителя формируется восьмиразрядное произведение Q, представленное разрядами  , ,…, .Регистр Y1 предназначен для параллельного ввода четырехразрядного множимого A в двоичной системе счисления (СС). Значение множимого A может меняться в пределах от 0 до 15 в десятичной СС. Счетчик Y2 предназначен для параллельного ввода четырехразрядного множителя B в двоичной СС. Значение множителя B также может меняться от 0 до15 в десятичной СС. Регистр Y4 предназначен для параллельного вывода результата умножения, который представляет собой восьмиразрядное кодовое слово. Загрузка сомножителей и запись результата умножения синхронизируется тактовыми импульсами  . Причем ввод сомножителей осуществляется по отрицательным фронтам тактовых импульсов, а вывод результата умножения – по положительным.Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 2.  Рисунок 2 – Временная диаграмма, поясняющая процесс функционирования устройства В момент времени  по отрицательному фронту тактового импульса начинается ввод сомножителей в регистр Y1 и счетчик Y2 (рисунок 1). К моменту времени  ввод заканчивается, и начинается процесс умножения в умножителе Y3. Этот процесс в худшем случае завершается к моменту времени  . Затем по положительному фронту тактового импульса результат умножения записывается в регистр Y4 и т.д. При подаче низкого уровня напряжения на вход  (рисунок 1) устройство сбрасывается в исходное нулевое состояние.Рассмотрим процесс умножения двоичных чисел на примере умножения заданных чисел1), например:  и  . Умножение выполним, начиная с младшего разряда множителя:1 1 0 1  – множимое × 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 0 + 1 1 0 1 + + 1 0 0 0 1 1 1 1       – множитель – частичные произведения – полное произведение  Таким образом, при умножении двоичных чисел формируются частичные произведения, сдвигаются и суммируются. Сравним результаты умножения чисел A и B в двоичной и десятичной СС. Для этого преобразуем результат умножения в десятичную систему счисления:  Они совпадают и равны  .1.2 Задание на проектирование к теме № 1 Описать принцип построения и разработать логическую схему матричного умножителя четырехразрядных двоичных чисел. Разработать логическую схему суммирующего четырехразрядного недвоичного счетчика на JK-триггерах с коэффициентом пересчета  заданным в таблице 2. В принципиальной электрической схеме устройства использовать двоичный счетчик. Разработать в основном базисе логическую схему двухразрядного двоичного сумматора с последовательным переносом. Разработать принципиальную электрическую схему устройства умножения по заданной структурной схеме (рисунок 1) на микросхемах схемотехники КМОП, серии которых указаны в таблице 2.Таблица 2 – Исходные данные для проектирования устройства умножения двоичных чисел
Описать работу принципиальной электрической схемы устройства в течение одного периода сигнала синхронизации при умножении заданных в таблице 2 чисел A и B. Пример оформления задания к теме № 1 приведен в приложении Б.1.3 Назначение и принцип построения матричных умножителей двоичных чисел Умножителем называется комбинационное цифровое устройство, формирующее на выходе число Q, равное произведению входных двоичных чисел A и B [9, 10]. Условное графическое обозначение умножителя представлено на рисунке 3.  Рисунок 3 – Условное графическое обозначение умножителя Предполагается, что числа A, B и Q представлены в двоичной позиционной системе счисления. При этом, если число A имеет n двоичных разрядов ( , ,…,  ), число B имеет m двоичных разрядов (, ,…,  ), то для представления максимального значения произведения  требуется n+m двоичных разрядов числа Q (, ,…,  ). Каждый разряд произведения является логической (переключательной) функцией аргументов , ,…, и , ,…, , значения которого можно найти из таблиц умножения либо путем выполнения умножения для заданных значений аргументов. Однако прямой логический синтез схемы умножителя, основанный на представлении функции выражениями в булевой алгебре, ввиду громоздкости неэффективен. Исключения составляют простейшие случаи перемножения одноразрядных или двухразрядных двоичных чисел. Поэтому на практике используют методы синтеза, основанные на разложении операции умножения на последовательность простейших арифметических действий с одноразрядными числами. Полагая, что в двоичном представлении значения чисел A и B определяются выражениями: и  (1)произведение  можно записать в форме двойной суммы: (2)Группируя члены с одинаковыми весовыми коэффициентами  , преобразуем (2) к виду: (3)Из полученной формулы (3) видно, что для вычисления значения k-го разряда произведения необходимо выполнить совокупность произведений одноразрядных чисел (  , ), для которых сумма индексов i + j = k. Затем надо последовательно складывать эти произведения. При добавлении к сумме новых слагаемых возможно появление переноса в следующий k + 1-й разряд. Поэтому при нахождении k-го разряда произведения нужно к сумме членов (,) добавить все переносы, получаемые при сложении аналогичных членов для предыдущего k – 1 разряда.Порядок, в котором производится сложение произведений ( ) и переносов из предыдущего разряда, значения не имеет.Указанные действия мы выполняем, производя перемножение двоичных чисел на бумаге. Так, вычисляя произведение десятичных 1 1 0 1 × 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 0 + 1 1 0 1 + + 1 0 0 0 1 1 1 1  чисел  1) делаем следующую запись:Штриховой линией обведены произведения (  ), для которых сумма индексов i + j = 4. В результате сложения этих произведений получаем значение 1. Однако после прибавления переноса из предыдущего третьего разряда четвертый разряд результата принимает значение 0 и формируется перенос в следующий пятый разряд .Арифметическое перемножение одноразрядных чисел ( ) реализуется конъюнктором, поскольку логическое умножение совпадает с арифметическим.В качестве элементарной ячейки умножителя используют устройство, показанное на рисунке 4 а.  Рисунок 4 – Элементарная ячейка умножителя. Логическая схема (а) и символическое обозначение (б) Операция, реализуемая такой ячейкой, задается выражением ab + c + d, где a, b, c и d – одноразрядные двоичные числа. Результат, получаемый на выходе ячейки, представляется одноразрядной частичной суммой S и переносом C. Из выражения (2) видно, что для нахождения произведения  требуется получить mn одноразрядных произведений (aibj), по одному для каждой возможной комбинации индексов i, j. Именно столько элементарных ячеек требуется для построения умножителя. Для наглядности представления структуры умножителя элементарные ячейки на структурной схеме целесообразно изображать в символической форме, как показано на рисунке 4 б. Поскольку такое обозначение содержит в явной форме сомножители ai, bj, участвующие в операции, реализуемой ячейкой, то связи, предназначенные для подведения к ячейкам этих сомножителей, можно на структурной схеме умножителя не обозначать.Один из вариантов структурной схемы умножителя для m = n = 4 показан на рисунке 5.  Рисунок 5 – Умножитель четырехразрядных двоичных чисел. Схема электрическая структурная Каждый горизонтальный ряд элементарных ячеек выполняет умножение числа A на один из разрядов множителя B и суммирует полученное произведение с результатом аналогичной операции, реализуемой предыдущим (верхним) рядом. При этом частичная сумма с выходов элементарных ячеек верхнего ряда поступает на входы d элементарных ячеек следующего за ним ряда. Входы c использованы для приема переноса, возникающего при сложении произведений (aibj). В результате сдвига вправо элементов каждого следующего горизонтального ряда по отношению к предыдущему на одну позицию в каждом столбце элементов сумма индексов сомножителей ai, bj совпадает с номером | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Добавить документ в свой блог или на сайт
Похожие:
 | В данной курсовой работе будет рассмотрен проект структурированной кабельной сети офисного здания. Проект предусматривает легкую... | | Курсовая работа является одним из важнейших видов учебного процесса и выполняется студентами в соответствии с учебными планами |
| Цифровые устройства служат для обработки импульсных сигналов в двоичном или каком-либо другом коде | | Методические указания предназначены для оказания помощи студентам при выполнении курсового проекта по дисциплине «Экономика отрасли»... |
| ... | | Данная работа выполняется студентами в 5-м учебном семестре и является подготовительным этапом к выполнению курсового проекта по... |
| | «Эксплуатация транспортного электрооборудования и автоматики (на водном транспорте)» | |
| Данная методическая разработка представляет собой задания и методические указания по выполнению курсовой работы по дисциплине “Компьютерные... | | Базы данных” для студентов специальностей 230401 «Информационные системы (по отраслям)», 230115 «Программирование в компьютерных... |