Российской Федерации Федеральное агентство по образованию




НазваниеРоссийской Федерации Федеральное агентство по образованию
страница3/9
Дата публикации25.08.2013
Размер1.22 Mb.
ТипРеферат
zadocs.ru > Информатика > Реферат
1   2   3   4   5   6   7   8   9
^

Функциональная микрокоманда чтения регистра в Си


Wrk=Ram[(PSW&0x18)|(IR&0x3)]
Дополнение нулями формата в Си подразумевается, но в функциональной схеме проекта MaxPlus должно быть задано явно. Конкатенация 000.PSW[4..3].IR[2..0] формируется соединением битов на вспомогательной шине Ar[7..0], выбирается мультиплексором на адресную шину BusA и поступает на адресный вход Ram.

В проекте MAXPlus используется следующая схема формирования адреса c переименованием
Ar[7..5]

L



^

PSW[4..3] Ar[4..3]



IR[2..0] Ar[2..0] Ar[7..0]



3) Стековая память в схеме рис.3.1 размещается в Ram и адресуется указателем вершины SP.

Пре-инкремент при записи в Стек

PUSH ad или Ram[++SP] Ram[ad]

Пост-декремент при чтении из Стека

POP ad или Ram[ad] Ram[SP--]

Функциональная микропрограмма записи в Стек состоит из двух микрокоманд, так как пре-инкремент не допустим (см раздел CU).

0 SP++;

1 Ram[SP]=WRK;

4.2.3. Постоянная память (ROM)
lpm_rom, в рабочем режиме допускается только чтение, запись осуществляется в проекте MaxPlus из заданного внешнего файла данных .

Программируемые параметры элемента – n-разрядное слово памяти q[n], m-разрядный адрес adr[m].

Изображение на функциональной схеме в MaxPlus:




adr[8] q[8]

ROM

ROM используется для реализации программной памяти Code, хранения микропрограммы в управляющем устройстве и декодирования управляющих сигналов.

Функциональная микрокоманда чтения первого байта команды

IR= Code[PC++];

Структурная микрокоманда управления схемой рис.3.1.

AcX=PC, BusB=Code, IR=BusB, incPC, wrb=IR”

^ 4.2.4. Управление шиной
1) lpm_decodeдекодер (селектор) преобразует n-разрядный код в 2n –разрядный унитарный код, единице равен только один выход из 2n

Программируется разрядность n, может быть задано управление enable.

При enable=0 на всех 2n выходах декодера значение 0.

Изображение на функциональной схеме в MaxPLus.




d[3]

q[8] m[7..0]

wb enable

В проекте селектор применяется для формирования сигналов записи WrB и WrC в элементы памяти с шин BusB и BusC по адресу приемника. При этом на вход d[i] поступает адрес элемента памяти, подключаемого к соответствующим шинам. На вход enable поступает общий сигнал записи wb или wc. На выходах 2i формируются адресуемые сигналы записи m[7..0] байта в i-ый элемент, вход которого подключается к соответствующей шине.

В дальнейшем сигналы оформляются в таблице 4.1. и им присваиваются конкретные адреса i и символические обозначения.
2) lpm_muxмультиплексор шины

выбирает один из m источников n-разрядных данных по адресу sel[log(m)], адрес декодируется элементом. Программируется число входов m, разрядность входов n и разрядность адреса log(m).

Изображение на функциональной схеме в MaxPlus.
d[0][7..0]



d[1][7..0] d[3..0][7..0] mux q[7..0]



d[3][7..0]

sel[1..0]
A) Применение мультиплексоров для управления шинами.

Мультиплексоры шин BusB или BusC присутствует в структурных схемах неявно .

Выход мультиплексора формирует шину, которая может быть использована для передачи данных к различным приемникам данным – регистрам, памяти и устройствам преобразования данных.

Тогда на структурном уровне используется изображение, в котором могут быть совмещены как мультиплексированные и адресуемые входы на шину, так и управление селектором сигнала записи. В структурной схеме рис.3.1. используются мультиплексированные шины BusB[8], BusC[8]. BusA[8], AcX[16]

В виде отдельных полей микрокоманды управления схемой ЭВМ оформляются адреса входов мультиплексоров BusB, BusC, BasA и адреса декодеров сигналов записи данных WrC и WrB. Символические обозначения сигналов выборки и записи включаются в таблицу 4.1. и используются для кодирования микрокоманд.

Таблица в дальнейшем дополняется и корректируется при детализации блоков структурной схемы и проектировании функциональной схемы в MaxPlus.

^ Таблица 4.1.
4 4 3 3 3 4


Код

BasB

BasC

BasA

ACX

WrC

WrB

1

L(0)

P1

WRK

PC[15.0]

Ram

SP

2

Ram

ACC

Ar

WRK.WRK1

ACC

B

3

Xram

B

Adbit

Intr[15.0]

Xram

WRK

4

Code

WRK

Asfr

DPTR[15.0]

PCH

WRK1

5

ACC

WRK1

SP




DPTR

RA

6

#

PSW







RB

PSW

7

PCL

PCH

-




DPH

IR

8

DPL

DPH










PSW

9

H(0xFF)

L(0)










PCL

A

BitPSW

Acall










DPL

B

ALU(F)

SP













C

B

H(0xFF)













D




Bita













E




ALU(F)














Код=0 зарезервирован как признак отсутствия управления в поле микрокоманды. В столбцах указана разрядность соответствующих полей .

В дальнейшем в Си будет определена строка кодирования поля busc[] управления мультиплексором BusC в виде:

char busc[ ]=”P1, ACC, B, WRK, WRK1, PSW, PCH, DPH, L, Acall, SP, H, Bita, alu

1 2 3 4 5 6 7 8 9 10 11 12 13 14,

где порядковый номер символа обозначает адрес соответствующего источника данных для шины.
^ Б) Применение мультиплексора для адресации битов регистра.

В частном случае, мультиплексоры формируют значение бита данных при m=1.

Изображение в структурной схеме для лексически (по смыслу) упорядоченных битов a, b, c, , h

a b h
0 1 7 sel[3]

mux



q
При выборе упорядоченных (адресуемых) битов 8-разрядной шины

wrk[7.0]



d[7.0]

adr[2.0]

mux

q



4.2.5. Примеры синтеза блоков ЭВМ и микропрограмм управления.
^ 1. Структурная схема блока адресуемой памяти с 16-разрядным адресом:
BusB[7..0]

A Q

Xram BusC[7..0]

We Di

AcX[15..0]



A Q

Code





incpch

PCH PCL incpcl







wrk

wrk1




DPH DPL incdptr







Рис.4.1. Структурная схема блока памяти с 16-разрядным адресом

Xram – память типа Ram c раздельными входами.

Code – память типа ROM.

Слово из памяти, выбирается на шину BusB[7..0] , выбор Xram на шину BusB обозначается BusB=Xram, а чтение памяти Code на шину BusB обозначается BusB=Code.

Функциональная микропрограмма косвенной регистровой адресации к расширенной памяти данных Xram в команде

movx a,@dptr.

0 ACC = Xram[dptr]; //запись в рабочий регистр

1 Ram[Acc] =ACC; //запись в теневой регистр
Структурные микрокоманды:

0 { “ACX=DPTR, BusB=Xram, Wrb=ACC”}

1 { “BusA=Acc, BusB=ACC, Wrb=Ram”}
Блок включает два адресных регистра из числа основных регистров ЭВМ: PC – 16-битный программный счетчик (адрес команды), инкрементируется сигналами incpcl, incpch.
1   2   3   4   5   6   7   8   9

Похожие:

Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Саратовский...
Все права на размножение и распространение в любой форме остаются за разработчиком

Российской Федерации Федеральное агентство по образованию iconГр. 08-зхк-тхом страхова Евгения Леонидовна Проверил
Министерство образования и науки Российской Федерации Федеральное агентство по образованию Костромской Государственный Технологический...

Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию фгоу спо...
Государственного образовательного учреждения среднего профессионального образования

Российской Федерации Федеральное агентство по образованию iconПоложение «Оценка качества документации. Нормоконтроль» м инистерство...
«восточно-сибирский государственный технологический университет» (гоу впо «всгту»)

Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию южно российский...
М69 Логистика: учеб пособие/Юж. – Рос гос техн ун-т. – Новочеркасск: юргту, 2008. –284 с

Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Костромской...
Хохлова, Е. Е. Метрология: методические указания / Е. Е. Хохлова, Е. А. Ветошкина.– Кострома: Изд-во Костром гос технол ун-та, 2009.–...

Российской Федерации Федеральное агентство по образованию iconФедеральное агентство по образованию Российской Федерации Санкт-Петербургский...
Показания и противопоказания к занятиям физкультурой и спортом. Оценка физического развития человека (подготовительная, специальная,...

Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Саратовский...
Цель работы: экспериментальное исследование линейной электрической цепи постоянного тока и изучение методов расчета такой цепи

Российской Федерации Федеральное агентство по образованию iconРоссийской федерации федеральное агентство по образованию башкирский государственный университет
Трудовое право: Учебно-методический комплекс дисциплины. Для студентов юридических факультетов всех форм обучения. Изд. 2-е доп и...

Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию южно российский...
М69 Системы реального времени. Синтез алгоритмов оценивания технологического параметра: учеб пособие/Юж. – Рос гос техн ун-т. – Новочеркасск:...

Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2013
контакты
zadocs.ru
Главная страница

Разработка сайта — Веб студия Адаманов